

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002251174 A

(43) Date of publication of application: 06.09.02

(51) Int. CI

G09G 3/36

G02F 1/133

G09G 3/20

H03K 17/16

H03K 17/687

H03K 19/0185

(21) Application number: 2001355854

(22) Date of filing: 21.11.01

(30) Priority:

22.11.00 JP 2000355598

(71) Applicant:

HITACHI LTD HITACHI DEVICE

**ENG CO LTD** 

(72) Inventor:

**MIYAZAWA TOSHIO SATO HIDEO** 

SATO TOMOHIKO MAKI MASAHIRO

#### (54) DISPLAY DEVICE

#### (57) Abstract:


PROBLEM TO BE SOLVED: To obtain a voltage level converter in which through current is sufficiently suppressed.

SOLUTION: In a voltage level converter which is constituted of MISTFTs which use poly crystalline silicon as semiconductor layers on an insulated substrate, the input terminal of input pulses is connected respectively to gates of an NMISTFT1 and a PMISTFT1 and a first terminal and the gate of a PMISTFT3 via a capacitor 1 and the input terminal of the input pulses is connected respectively to gates of an NMISTFT2 and a PMISTFT2, a second terminal and the gate of an NMISTFT3 via a capacitor 2 and, moreover, second terminals of the NMISTFT1 and the PMISTFT1 and the first terminal of the PMISTFT3 are connected respective to a high voltage supply side and first terminals of the NMISTFT2 and the PMISTFT2 and the second terminal of the NMISTFT3 are connected respectively to a low voltage supply side and the connection point of the second terminal of the PMISTFT3 and the first terminal of the NMISTFT3 are made to be an


output terminal.

COPYRIGHT: (C)2002,JPO

# 図1 (a)



## 図1 (b)



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-251174 (P2002-251174A)

(43)公開日 平成14年9月6日(2002.9.6)

(51) Int.Cl.7		識別記号		FΙ				テーマコード(参考)			
G09G	3/36			G 0	9 G	3/36			2H093		
G02F	1/133	520		G 0	2 F	1/133		520	5 C 0 0 6		
G 0 9 G	3/20	6 1 1		G 0 9	9 G	3/20		611A	5 C O 8 O		
		6 2 1						621L	5 J O 5 5		
H03K	17/16			H0:	3 K	17/16		L	5 J O 5 6		
		看	在請求	未請求	南对	マダス で	OL	(全 22 頁)	最終頁に	院く	
(21)出願番号		特願2001-355854(P2001-35	55854)	54) (71)出願人 000005108 株式会社日立製作所							
(22)出顧日		平成13年11月21日(2001.11.21)				.,		及神田駿河台 区神田駿河台	四丁目 6 番地	<u> </u>	
				(71)	)題出	人 000233	088				
(31)優先権主張番号		特願2000-355598 (P2000-355598)				日立デ	日立デバイスエンジニアリング株式会社				
(32)優先日		平成12年11月22日(2000.11.22)				千葉県	茂原市	早野3681番地	•		
(33)優先権主張国		日本(JP)		(72)	発明	者 宮沢	敏夫				
						千葉県	茂原市	早野3300番地	株式会社日	立	

最終頁に続く

#### (54) 【発明の名称】 表示装置

#### (57)【要約】

(修正有)

【課題】 貫通電流が充分に抑制された電圧レベル変換 器を得る。

【解決手段】 絶縁基板面に多結晶シリコンを半導体層 とするMISTFTから構成される電圧レベル変換器 は、入力パルスの入力端子が容量1を介してそれぞれN MISTFT1とPMISTFT1のゲート、第1の端 子、及びPMISTFT3のゲートと接続され、前記入 カパルスの入力端子が容量2を介してそれぞれNMIS TFT2とPMISTFT2のゲート、第2の端子、及 ぴNMISTFT3のゲートに接続され、NMISTF T1、PMISTFT1の第2の端子とPMISTFT 3の第1の端子はそれぞれ高電圧供給側に接続され、N MISTFT2、PMISTFT2の第1の端子とNM ISTFT3の第2の端子はそれぞれ低電圧供給側に接 続され、PMISTFT3の第2の端子とNMISTF T3の第1の端子の接続点を出力端子とする。

# 図1 (a)

製作所ディスプレイグループ内

弁理士 秋田 収喜

(74)代理人 100083552





図1(b)



### 【特許請求の範囲】

【請求項1】 多結晶シリコンを半導体層とするMIS TFTを有するレベル変換回路が絶縁基板上に形成され た表示装置であって、

入力パルスの入力端子が第1の容量を介してそれぞれゲート端子および第1の端子に接続される第1のNMISTFTと第1のPMISTFTと、

前記入力パルスの入力端子が第2の容量を介してそれぞれ第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、

前記第1のNMISTFTと第1のPMISTFTのゲート端子および第1の端子がゲート端子に接続される第3のPMISTFTと、

前記第2のNMISTFTと第2のPMISTFTの第 2の端子がゲート端子に接続される第3のNMISTF Tと、

前記第3のPMISTFTの第1の端子は前記第1のNMISTFTの第2の端子と第1のPMISTFTの第2の端子と接続された高電圧電源供給配線側に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTのゲート端子と第1の端子および前記第2のPMISTFTのゲート端子と第1の端子と接続された低電圧電源供給配線側に接続され、

前記第3のPMISTFTの第2の端子と第3のNMI STFTの第1の端子の接続点を出力端子とすることを 特徴とする表示装置。

【請求項2】 第1の端子が高電圧電源供給配線側に接続された第nのPMISTFTと、第2の端子が低電圧電源供給配線側に接続された第nのNMISTFTとを備え、

第nのPMISTFTと第nのNMISTFTのゲート 端子が前記第3のPMISTFTの第2の端子と第3の NMISTFTの第1の端子の接続点に接続されている とともに、

第nのPMISTFTの第2の端子と第nのNMISTFTの第1の端子の接続点を出力端子とすることを特徴とする請求項1に記載の表示装置。

【請求項3】 第nのPMISTFTと第nのNMIS TFTはそれぞれ多段に接続された複数のものからな

その最終段のPMISTFTの第2の端子とNMIST FTの第1の端子の接続点を出力端子とすることを特徴 とする請求項2に記載の表示装置。

【請求項4】 絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを 半導体層とするMISTFTから構成され、

入力パルスの入力端子が第1の容量を介してそれぞれゲート端子および第1の端子に接続される第1のNMIS TFTと第1のPMISTFTと、

前記入力パルスの入力端子が第2の容量を介してそれぞ

れ第2の端子に接続される第2のNMISTFTと第2のPMISTFTと、

前記第1のNMISTFTと第1のPMISTFTのゲート端子および第1の端子がゲート端子に接続される第3のPMISTFTと、

前記第2のNMISTFTと第2のPMISTFTの第 2の端子がゲート端子に接続される第3のNMISTF Tと、

前記第3のPMISTFTの第1の端子は前記第1のNMISTFTの第2の端子と第1のPMISTFTの第2の端子と接続された高電圧電源供給配線に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTのゲート端子と第1の端子および前記第2のPMISTFTのゲート端子と第1の端子と接続された低電圧電源供給配線に接続され、

前記第3のPMISTFTの第2の端子と第3のNMI STFTの第1の端子の接続点を出力端子とする基本回 路が多段に接続されていることを特徴とする表示装置。

【請求項5】 前段の基本回路の出力端子と後段の基本回路の入力端子との間に、各ゲート端子を入力端子とし互いの一方の端子の接続点を出力端子とするとともに、他方の端子が高電圧電源供給配線側に接続されているPMISTFTと他方の端子が低電圧電源供給配線側に接続されているNMISTFTからなる回路が少なくとも1段接続されていることを特徴とする請求項4に記載の表示装置。

【請求項6】 基本回路がn段に接続され、そのn段目の基本回路の出力端子に、各ゲート端子を入力端子とし互いの一方の端子の接続点を出力端子とするとともに、他方の端子が高電圧電源供給配線側に接続されているPMISTFTと他方の端子が低電圧電源供給配線側に接続されているNMISTFTからなる回路が少なくとも1段接続されていることを特徴とする請求項4、5のうちいずれかに記載の表示装置。

【請求項7】 第1のNMISTFT、第1のPMISTFT、第2のNMISTFT、第2のPMISTFT のいずれか一つがダイオードあるいはダイオードと抵抗の接続体によって置き換えられていることを特徴とする請求項1あるいは請求項4に記載の表示装置。

【請求項8】 絶縁基板面にレベル変換回路を含む駆動 回路を備え、前記レベル変換回路は、多結晶シリコンを 半導体層とする複数の同導電型のMISTFTから構成 され、

入力パルスの入力端子が第1のMISTFTの第1の端子および第2のMISTFTの第1の端子に接続され、第1のMISTFTおよび第2のMISTFTの各ゲート端子は一定電源の供給側に接続され、

第1のMISTFTの第2の端子は第3のMISTFT のゲート端子および容畳の第1の端子に接続され、

第3のMISTFTの第1の端子は高電圧電源供給側に

接続され、第2の端子は第2のMISTFTの第2の端子に接続され、

第2のMISTFTと第3のMISTFTとの接続点は 前記容量の第2の端子が接続されて出力端子となってい ることを特徴とする表示装置。

【請求項9】 絶縁基板面にレベル変換回路を含む駆動 回路を備え、前記レベル変換回路は、多結晶シリコンを 半導体層とする複数の同導電型のMISTFTから構成 され、

入力パルスの入力端子が第1のMISTFTの第1の端子および第2のMISTFTの第1の端子に接続され、第1のMISTFTのゲート端子は一定電源の供給側に接続され、第2のMISTFTのゲート端子は前記入力パルスと逆相をなすパルスが入力され、

第1のMISTFTの第2の端子は第3のMISTFTのゲート端子および容量の第1の端子に接続され、

第3のMISTFTの第1の端子は高電圧電源供給側に接続され、第2の端子は第2のMISTFTの第2の端子に接続され、

第2のMISTFTと第3のMISTFTとの接続点は 前記容量の第2の端子が接続されて出力端子となってい ることを特徴とする表示装置。

【請求項10】 第1のMISTFTのゲート端子は抵抗を介して一定電源の供給側に接続されているとともに、入力パルスの入力端子と第1のMISTFTのゲート端子は容量を介して接続されていることを特徴とする請求項8、9のうちいずれかに記載の表示装置。

【請求項11】 絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とする複数の同導電型のMISTFTから構成され、

入力パルスの入力端子が第1のMISTFTの第1の端子および第2のMISTFTの第1の端子に接続され、第1のMISTFTのゲート端子は一定電源の供給側に接続され、第2のMISTFTのゲート端子は前記入力パルスと逆相をなすパルスが入力され、

第1のMISTFTの第2の端子は第3のMISTFTのゲート端子および容量の第1の端子に接続され、

第3のMISTFTの第1の端子は高電圧電源供給側に接続され、第2の端子は第2のMISTFTの第2の端子に接続され、

第2のMISTFTと第3のMISTFTとの接続点は 前記容量の第2の端子が接続されて出力端子となる回路 が多段に接続されていることを特徴とする表示装置。

【請求項12】 少なくとも一つの段の回路の第1のM ISTFTに対応するMISTFTのゲート端子は高電 圧電源供給側に接続されていることを特徴とする請求項 11に記載の表示装置。

【請求項13】 少なくとも一つの段の回路の第2のMISTFTに対応するMISTFTのゲート端子と容量

の第2の端子が接続された端子との間に他の容量が介在 されていることを特徴とする請求項11、12のうちい ずれかに記載の表示装置。

【請求項14】 1段目の回路の第1のMISTFTに対応するMISTFTのゲート端子は入力パルスが入力される入力端子に接続されていることを特徴とする請求項11に記載の表示装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は表示装置に係り、特に、表示パネルの基板面に表示駆動回路が形成されたアクティブ・マトリクス型の表示装置に関する。

#### [0002]

【従来の技術】アクティブ・マトリクス型の表示装置の 1種である液晶表示装置は、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に、 x 方向に延在し y 方向に並設される複数のゲート信号線のうちの 2本のゲート信号線と y 方向に延在し x 方向に並設される複数のドレイン信号線のうちの隣接する 2 本のドレイン信号線とで囲まれた領域を 1 つの画素領域としている。 そして、この画素領域には一方のゲート信号線からの走査信号の供給によって作動する薄膜トランジスタを介して一方のドレイン信号線からの映像信号が供給される画素電極とを備えている。

【0003】この画素電極はたとえば他方の基板側に形成された対向電極との間に電界を生じせしめ、この電界によってこれら電極の間の液晶の光透過率を制御するようになっている。そして、このような液晶表示装置において、各ゲート信号線のそれぞれに走査信号を供給する走査信号駆動回路、および各ドレイン信号線のそれぞれに映像信号を供給する映像信号駆動回路が備えられている

【0004】このような走査信号駆動回路および映像信号線駆動回路は、画素領域内に形成される薄膜トランジスタと同様の構成からなる多数のMISトランジスタからなることに鑑み、これら各トランジスタの半導体層を多結晶のシリコン(p-Si)で形成するとともに、走査信号駆動回路および映像信号線駆動回路を前記一方の基板面に前記画素の形成と並行して形成したものが知られている。

【0005】そして、これら各回路は、そのトランジスタを多結晶のシリコンで形成しているため、出力が低電圧であり、これをそのまま用いると必要な駆動電圧を得られない場合がある。このため、パルス等の電圧を低電圧から高電圧へ変換するための電圧レベル変換器が組み込まれている。このような電圧レベル変換器としては、たとえば図16に示すようなもの、あるいは図17に示すようなものが一般的である。

#### [0006]

【発明が解決しようとする課題】ここで、これらの電圧

レベル変換器の本質的な動作は、異なる極性のMOSトランジスタのうちいずれか一方の極性のMOSトランジスタの電流のON/OFFを外部からの入力パルスで制御し、これにより変動した電圧を用いて、他方の極性のMOSトランジスタの電流のON/OFFを制御することにより、外部からの入力パルスの電圧より振幅の大きいパルスを得るようになっている。

【0007】このため、他方の極性のMOSトランジスタは、レベル変換後の電圧振幅に近い大きな電圧変動を入力として電流のON/OFFを制御している。したがって、他方の極性のMOSトランジスタの電流のON/OFFを制御する電圧が、制御に十分な値に到達する前に何らかの貫通電流が生じてしまうことになる。

【0008】このことは、外部からの入力パルスの電圧は、いずれか一方のMOSトランジスタの絶対電圧に支配されるか、またはいずれか一方のMOSトランジスタの絶対電圧は外部からの入力パルスの電圧によって制限されることになる。

【0009】ここで、電圧レベル変換器が多結晶シリコンのMOSトランジスタで形成されている場合、単結晶シリコンのMOSトランジスタの場合と比較して、電荷移動度が小さく、外部からの入力パルスの小さい電圧でのゲート制御ではさらに電流供給能力が小さくなり、MOSトランジスタの電流のON/OFFを制御する電圧に変化させるまでの時間は長くなり、結果として、貫通電流が多くなってしまうことが指摘されるに到っている。

【0010】本発明は、このような事情に基づいてなされたものであり、その目的は貫通電流が充分に抑制された電圧レベル変換器を備えた表示装置を提供することにある。

#### [0011]

【課題を解決するための手段】本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

【0012】本発明による表示装置は、たとえば、絶縁基板面にレベル変換回路を含む駆動回路を備え、前記レベル変換回路は、多結晶シリコンを半導体層とするMISTFTから構成され、入力パルスの入力端子が第1の容量を介してそれぞれゲート端子および第1の四番子に接続される第1のNMISTFTと、前記入力パルスの入力端子が第2の容量を介してそれぞれ第2の端子に接続される第2のNMISTFTと、前記第1のNMISTFTと第1のPMISTFTと、前記第1のNMISTFTとがゲート端子に接続される第3のPMISTFTと、前記第3のPMISTFTと、前記第3のPMISTFTと、前記第3のPMISTFTと、前記第3のPMISTFTの第2の端子がゲート端子に接続される第3のNMISTFTと、前記第3のPMISTFTの第1の端子は前記第1のNMISTFTの第2の端子と第1のPMISTFT

の第2の端子と接続された髙電圧電源供給配線側に接続され、前記第3のNMISTFTの第2の端子は前記第2のNMISTFTのゲート端子と第1の端子および前記第2のPMISTFTのゲート端子と第1の端子と接続された低電圧電源供給配線側に接続され、前記第3のPMISTFTの第2の端子と第3のNMISTFTの第1の端子の接続点を出力端子とすることを特徴とするものである。

【0013】このように構成された表示装置は、第3のPMISTFTと第3のNMISTFTのそれぞれのON状態およびOFF状態、およびOFF状態およびON状態を同時に作動させることができるようになり、第3のPMISTFTを通して流れる貫通電流を防止することができる。

#### [0014]

【発明の実施の形態】以下、本発明による表示装置の実 施例について図面を用いて説明をする。

実施例1.

《全体構成》図2は本発明による液晶表示装置の全体を示す概略構成図である。同図は実際の幾何学的配置に対応させて描いた平面図となっている。同図において、液晶を介して互いに対向配置される一対の透明基板のうち一方のたとえばガラス基板からなる透明基板SUB1がある。そして、この透明基板SUB1の液晶側の面の周辺を除く中央部(表示部AR)には、図中x方向に延在しy方向に延される複数のゲート信号線GLおよびy方向に延在しx方向に並設される複数のドレイン信号線DLが形成されている。

【0015】隣接する2本のゲート信号線GLおよび隣接する2本のドレイン信号線DLとで囲まれる各領域は画素領域を構成し、この画素領域には一方の側のゲート信号線GLからの走査信号の供給によって作動する薄膜トランジスタTFTを介して一方の側のドレイン信号線DLからの映像信号が供給される画素電極PXとを備えている。

【0016】すなわち、各ゲート信号線GLにはたとえば図2中上から下に順次走査信号(電圧)が供給され、この走査信号によって薄膜トラジスタTFTがONするようになっている。そして、このタイミングにあわせて各ドレイン信号線DLから映像信号(電圧)が供給され、ON状態の前記薄膜トランジスタTFTを介して画素電極PXに印加されるようになっている。

【0017】なお、これら各画素電極PXはたとえば透明基板SUB1に対向配置される他の透明基板の液晶側の面において各画素領域に共通に形成された対向電極

(図示せず) との間に電界を発生せしめ、この電界が液 晶の光透過率を制御するようになっている。

【0018】各ゲート信号線GLはその一端側(図中左側)において画素駆動用シフトレジスタ1に接続され、 この画素駆動用シフトレジスタ1によって前記各ゲート 信号線G Lに順次走査信号が供給されるようになっている。

【0019】各ドレイン信号線DLはその一端側(図中上側)において、その一端側から順次に、D-A変換回路2、メモリ3、入力データ取り込み回路4、水平アドレスデコーダ5が接続され、前記メモリには垂直アドレスデコーダ6、メモリ駆動用シフトレジスタ7が接続されている。

【0020】そして、このように構成された液晶表示装置には、スタートパルスクロック信号、画素データ、水平画素アドレス(H)、垂直画素アドレス(V)を含む情報が入力されるようになっている。スタートパルスクロック信号はメモリ駆動用シフトレジスタ7および画素駆動用シフトレジスタ1に、水平画素アドレス(H)は水平アドレスデコーダ5に、画素データは入力データ取込み回路4に、垂直画素アドレス(V)は垂直アドレスデコーダ6に、それぞれ入力されるようになっている。

【0021】そして、このような回路において、電圧のレベルを変換することが必要な個所において、電圧レベル変換器 VLCが形成されている。図2においては、水平画素アドレス(H)が入力される水平アドレスレコーダ5の前段に、画素データが入力される入力データ取込み回路4の前段に、メモリ3とD-A変換回路2との間に、そして、画素駆動用シフトレジスタ1とゲート信号線GLとの間に形成されている。

【0022】ここで、透明基板SUB1の表面に形成される表示部ARおよびその周辺の各回路は、フォトリソグラフィ技術による選択エッチングで所定のパターンに形成された導電層、半導体層、および絶縁層等が積層されて形成された薄膜トランジスタ(MISTFT)、画素電極、信号線等が形成されている。そして、この場合の半導体層はたとえば多結晶のシリコン(p-SI)で形成されている。

【0023】《レベル変換回路》図1(a)は前記レベル変換器VLCの一実施例を示す回路図である。なお、このレベル変換器VLCは図2に示したそれの全部に適用されることはなく必要とされる部分、あるいは他の部分に適用されるようにしてもよい。

【0024】同図(a)において、まず、入力パルスVINの入力端子が第1の容量C1を介してn型のMOSトランジスタNMOS1のゲート端子および第1の端子(ソース端子およびドレイン端子のうち一方の端子をいう)に接続され、p型のMOSトランジスタPMOS1のゲート端子および第1の端子に接続されている。

【0025】また、入力パルスVINの入力端子が第2

の容量C2を介してn型のMOSトランジスタNMOS 2の第2の端子(ソース端子およびドレイン端子のうち 他方の端子をいう)に接続され、p型のMOSトランジ スタPMOS2の第2の端子に接続されている。

【0026】そして、n型のMOSトランジスタNMO S1とp型のMOSトランジスタPMOS1のそれぞれ のゲート端子および第1の端子はp型のMOSトラジス タPMOS3のゲート端子に接続されている。

【0027】また、n型のMOSトランジスタNMOS 2とp型のMOSトランジスタPMOS 2のそれぞれの第2の端子はn型のMOSトラジスタNMOS 3のゲート端子に接続されている。

【0028】n型のMOSトランジスタNMOS2とp型のMOSトランジスタPMOS2のそれぞれの第2の端子はn型のMOSトランジスタNMOS3のゲート端子に接続されている。

【0029】p型のMOSトランジスタPMOS3の第1の端子は、n型のMOSトランジスタNMOS1の第2の端子とp型のMOSトランジスタPMOS1の第2の端子とに接続された高電圧電源供給配線VDDに接続され、n型のMOSトランジスタNMOS3の第2の端子は、n型のMOSトランジスタNMOS2のゲート端子と第1の端子およびp型のMOSトランジスタPMOS2のゲート端子と第1の端子とに接続された低電圧電源供給配線VSSに接続されている。本明細書では、上述のVDDとVSSとは、配線の名称と、配線上の電位とを示すものとする。

【0030】このp型のMOSトランジスタPMOS3とn型のMOSトランジスタNMOS3はコンプリメンタリMOSトランジスタ(CMOS)を構成し、p型のMOSトランジスタPMOS3の第2の端子とn型のMOSトランジスタNMOS3の第1の端子との接続点を出力端子としている。

【0031】次に、上述した電圧レベル変換器VLCの動作について説明する。図1(b)は入力パルスVINの波形および図1(a)に示したノードN2ないしN4のそれぞれにおける信号波形を示したものである。

【0032】入力パルスVINは容量C1、C2を介してそれぞれノードN2、N3と容量結合しており、入力パルスVINの電圧変動 $\pm \Delta V$ により、ノードN2、N3はそれぞれ $\pm \Delta V$ (N2)、 $\pm \Delta V$ (N3)の電位変動を起こす。この際の電位変動 $\Delta V$ (N2)、 $\Delta V$ (N3)は概ね次の式(1)、(2)で定まる。

[0033]

【数1】  $\Delta V (N2) = C1 \times \Delta V / (C1 + C1S)$  .....(1)

【数2】  $\Delta V (N3) = C2 \times \Delta V / (C2 + C2S)$  ····· (2)

ここで、C1S、C2Sは各ノードN2、N3の全ての 容量から容量C1、C2を除いたもので、容量C1、C 2を有効容量とした場合のいわゆる寄生容量である。そして、以下の説明では次式(3)、(4)、(5)とな

るように回路定数が定められているとする。

[0034]

【数5】 V1eff、V2eff>0 ·····(5)

ここで、Vth(aMOSb)は、a(a:P又はN)型のMOSトランジスタb(個々のトランジスタを識別する整数)の閾値電圧を示す。また、ゲート電極に印加された電圧からそのMOSトランジスタのしきい値電圧を差し引いた電圧値を有効電圧と称し、V\*effと表す。ここで、\*は、識別のための整数である。

【0035】図1(b)において、まず、ノードN1にパルスVINが入力され、時間 t0から t1までの間に、回路に電源を投入したとき、ノードN2は高電圧電源電圧VDDよりも約|Vth(PMOS1)|の電圧だけ低い状態にあり、ノードN3は低電圧電源電圧VSSよりも約|Vth(PMOS2)|の電圧だけ高い状態にある。

【0036】この際、ノードN2の電圧をゲート電圧とするPMOS3、およびノードN3の電圧をゲート電圧とするNMOS3のそれぞれの直列接続のトランジスタはいずれも弱いON状態になる可能性があり、これによ

り、高電圧電源電圧供給配線VDDからPMOS3、N MOS3を介して高電圧電源電圧供給配線VDDから低 電圧電源電圧供給配線VSSに貫通電流が流れ、この電 流量によって出力が現れるノードN4における信号の電 圧が不安定となる畏れがある。

・【0037】このことは、電源の投入時、またはその直 後に入力パルスVINの電圧を変化させることによっ て、PMOS3またはNMOS3のいずれか一方をOF F状態にすることによって解決できる。

【0038】そして、時間 t1で、入力パルスVINが  $Low \nu$ ベル(以下、L'と称す)から $High\nu$ ベル(以下、H'と称す)まで、 $+\Delta V$ だけ電圧変動すると上述したように、容量C1、C2の容量結合により、J-FN2、N3のそれぞれの電位は $\Delta V$ (N2)、 $\Delta V$ (N3)分上昇する。

【0039】この場合、ノードN2の電圧V(N2)は上式(3)から、

[数6]  $V (N2) = VDD + \Delta V (N2) - |Vth (PMOS1)|$ =  $VDD + Vth (NMOS1) + V1 e f f \cdots (6)$ 

から、

となり、PMOS3は強いOFF状態となる。

【0040】ノードN3の電圧V(N3)は上式(4)

【数7】  $V(N3) = VSS + \Delta V(N3) + |Vth(PMOS2)|$ = VSS + Vth(NMOS2) + 2 |Vth(PMOS2)|

+ V 2 e f f

となり、NMOS3はON状態となる。このことから、 入力パルスVINが+ΔV電圧変動することにより、P MOS3のOFF状態と、NMOS3のON状態がほぼ 同時に起こることになる。

【0041】時間 t1から t2の間では、V(N2)は VDD+Vth(NMOS1)+V1eff なので、NMOS1がON状態となりV(N2)は減少していくが、V(N2)がVDD+Vth(NMOS1)の電圧付近でNMOS1はカットオフされる。この時、PMOS3のゲート電圧はV(N2) = VDD+Vth(NMOS1)であり、PMOS3のソース電圧はVDDであるため、PMOS3はVDD0

【0042】同様に、V(N3) = VSS+Vth(NMOS2) + 2 | Vth(PMOS2) | + V2efffなので、<math>PMOS2\*MON状態となってV(N3)は減少していくが、VSS+|Vth(PMOS2) | の電圧付近で<math>PMOS2はカットオフされる。

【0043】この場合、 $|Vth(PMOS2)| \ge Vth(NMOS3)$  ならば、NMOS3はON状態を維持し、|Vth(PMOS2)| < Vth(NMOS3) ならば、NMOS3はカットオフされ、OFF状態となる。

..... (7)

【0044】ここで、 $|Vth(PMOS2)| \ge Vth(NMOS3)$  の場合を考える。PMOS3tOFF 状態を維持しているので、NMOS3tJ-FN4 に苦えられた電荷C  $(N4) \times (VINT-VSS)$  を (VSS側に) ディスチャージできれば、J-FN4 の電圧 V(N4) をVSSにできることになる。ここで、C(N4) はJ-FN4 の静電容量、VINT は1 の時刻におけるJ-FN4 の電圧である。

【0045】NMOS3のゲート電圧がV(N2) = V SS+ | Vth (PMOS2) | になったときの電流値 を次式(8)とし、 【数8】 I (NMOS3; Vth (PMOS2)) .....(8)

少なくとも、次式 (9) の条件を満たすように定数設定 【0046】 すればノードN4の電圧V (N4) はVSSになる。

【数9】 I (NMOS3; Vth (PMOS2)) × (t2-t1)

 $\geq C (N4) \times (VINT-VSS) \cdots (9)$ 

また、次式(10)に示す関係にあるなら、

[0047]

【数10】 | Vth (PMOS2) | < Vth (NMOS3) ..... (10)

V (N2) = V th (NMOS3) の電圧になったところで、NMOS3はカットオフされる。時間 t 1 からN MOS3がカットオフされるまでの時間を t e f f 1 とすると、PMOS3はOFF状態であるので、NMOS

3によりディスチャージされる電荷Q'(1)は、次式(11)で与えられる。

[0048]

【数11】 Q'(1)= $\int I(t) dt$  .....(11)

ここで、I (t) は、 $\beta$  NをNMOS 3の電流変換係数、Q (t) をノードN4の時間 t での電荷量、C (N4) をノードN4の容量とすると、Q (t)  $\angle$  C (N4) < (V(N3) (t) - Vth (NMOS 2)) のとき、

I(t)= $\beta$ N((V(N3)(t)-Vth(NMO S2))\*(Q(t)/C(N4))-(Q(t)/C (N4))\*(Q(t)/C(N4)))/2 Q(t)/C(N4)  $\geq$  (V(N3)(t)-Vth (NMOS2))のとき、

I (t) =  $\beta$  N ((V (N3) (t) -V th (NMO S2)) × (V (N3) (t) -V th (NMOS 2)) /2

で与えられ、積分はt1からt1+teff1までの時間行うものとする。

【0049】そして、Q'(1) = Q(t = t1)となるなら、ノードN4の電圧V(N4)はVSSとなる。逆に、上式(11)のQ'(1)をQ(t = t1)とおいて式(11)から求められる積分時間 txが  $tx \le t$ eff 1ならば、ノードN4の電圧V(N4)をVSSとできることになる。

【0050】時間 t2で入力パルスVINが'H'から'L'まで $-\Delta V$ の電圧変動をすると、上述したように、容量C1、C2の容量結合により、JードN2、N3の電位は、時間 t2の電位から、それぞれ $\Delta V$ (N2)、 $\Delta V$ (N3)下降する。この場合、JードN3の電圧V(N3) は上式(4)等から、次式(12)となる。

[0051]

これにより、ノードN3の電圧V(N3)、すなわち、 NMOS3のゲート電圧はNMOS3のソース電圧VS SよりVth(NMOS2)+V2effだけ低い電位 となるので、NMOS3はOFF状態になる。ノードN

2の電圧V (N2) は上式 (3) 等から、次式 (13) となる。

[0052]

【数13】  $V(N2) = VDD + |Vth(NMOS1)| - \Delta V(N2)$ =  $VDD - |Vth(PMOS1)| - V1eff\cdots$  (13)

これにより、ノードN2の電圧V(N2)、すなわち、 PMOS3のゲート電圧はPMOS3のソース電圧VD Dより | Vth (PMOS1) | +V1effだけ低い 電位となるので、PMOS3はON状態になる。

【0053】時間 t2から t3の間では、Vth (NMOS2)  $\leq Vth$  (NMOS2) +V2 effであれば、NMOS2がON状態となりV (N3) は上昇していくが、VSS-Vth (NMOS2) の電圧付近で、NMOS2はカットオフされる。このため、NMOS3

はOFF状態を維持する。

【0054】時間 t 2において、上式(6)により、P MOS1のゲート電圧V(N2)はPMOS1のソース電圧VDDより | V t h (PMOS1) | + V1effだけ低い電圧のため、PMOS1はON状態となり、V(N2)の電圧は上昇していくが、V(N2) = VDD - | V t h (PMOS1) | 付近で、PMOS1はカットオフされてOFF状態となる。このため、次式(14)の関係にあるならば、PMOS3はON状態を維持

する。

[0055]

【数14】 | Vth (PMOS1) | ≧ | Vth (PMOS3) |

..... (14)

NMOS 3 はOFF 状態を維持しているので、PMOS 3 はノードN 4 に蓄えられた電荷  $C(N4) \times (VDD - VSS)$  を (VDD - VSS) を(VDD - VSS) を(VDD - VSS) を(VDD - VSS) を(VDD -

る。

【0056】PMOS3のゲート電圧がV(N2) = V DD- | Vth (PMOS1) | になったときのPMO S3の電流値を次式 (15) とし、

【数15】 I (PMOS3; Vth (PMOS1)) .....(15)

少なくとも、次式(16)の条件を満たすように定数設 定すればノードN4の電圧V(N4)はVDDになる。 [0057]

また、|Vth(PMOS1)| < |Vth(PMOS3)| | であるならば、|Vth(PMOS3)| | であるならば、|Vth(PMOS3)| | であるならば、|Vth(PMOS3)| | での時間を|Vth(PMOS3)| | なっというの時間を|Vth(PMOS3)| | なっというの時間を|Vth(PMOS3)| | での時間を|Vth(PMOS3)| | での時間を|Vth(PMOS3)| | での時間を|Vth(PMOS3)| | での時間を|Vth(PMOS3)| | での時間を|Vth(PMOS3)| | であるならい。

状態であるので、PMOS3によりディスチャージされる電荷Q'(2)は、次式(17)で与えられる。 【0058】

【数17】 Q'(2) =  $\int I(t) dt$  .....(17)

ここで、I (t) は、 $\beta$  PをPMOS 3の電流係数、Q (t) をノードN4の時間 t での電荷量、C (N4) をノードN4の容量とすると、PMOS 3の電流I (t) は、Q (t) /C (N4) < (V (N3) (t) - | V th (PMOS 1) |) のとき、

I (t) =  $\beta$  P ((V (N3) (t) - | V th (PM OS1) |) (Q (t) /C (N4)) - (Q (t) /C (N4)) × (Q (t) /C (N4))) /2 Q (t) /C (N4) ≧ (V (N3) (t) - | V th (PMOS1) |) のとき、

I (t) =  $\beta$  P ((V (N3) (t) -V th (NMO S 2)) × (V (N3) (t) -V th (NMO S 2)) / 2

で与えられ、積分は t 2 から t 2 + t e f f 2 までの時間行うものとする。

【0059】そして、Q'(2)=Q(t=t2)となるなら、ノードN4の電圧V(N4)はVDDとなる。逆に、上式(17)のQ'(2)をQ(t=t2)とおいて求められる時間間隔  $t \times$ が  $t \times$   $\leq t \in$   $f \in$ 

【0060】時間 t 3 で、再び入力パルスVINが、L'から、H'まで+ $\Delta$ Vの電圧が変動すると、上述したように、容量C1、C2の容量結合により、ノードN2、N3の電位は時間 t 3 の電位から、それぞれ $\Delta$ V(N2)、 $\Delta$ V(N3)上昇する。この場合、ノードN2の電圧V(N2)は上式(3)等から、次式(18)となり、PMOS3は強いOFF状態となる。

[0061]

これにより、ノードN3の電圧V(N3)は上式(4) 等から、次式(19)となり、NMOS3はON状態と なる。

【0062】時間 t3から t4の間では、V(N2)= VDD+Vth(NMOS1)+V1effなので、NMOS1がON状態となりV(<math>N2)は減少していくが、V(N2) = VDD+Vth(NMOS1)の電圧付近で、NMOS1はカットオフされる。この時、PMOS3のゲート電圧はV(N2) = VDD+Vth(N

MOS1)であり、PMOS3のソース電圧はVDDであるため、PMOS3はOFF状態を維持する。

【0063】同様に、 | Vth (PMOS2) | ≦Vth (NMOS2) + V2effであれば、PMOS2がON状態となりV(N3)は減少していくが、V(N3) = VSS+ | Vth (PMOS2) | の電圧付近で

PMOS2はカットオフされる。

【0064】この時、 $|Vth(PMOS2)| \ge Vth(NMOS3)$  ならば、NMOS3はON状態を維持し、|Vth(PMOS2)| < Vth(NMOS3) ならば、V(N3) = VSS+Vth(NMOS3) に 電圧降下したところで、NMOS3はカットオフされ、OFF状態となる。この場合、|Vth(PMOS2)| とVth(NMOS3) との関係は、時間 t1から t2の間の動作で述べた説明と同様である。

【0065】以下、順次これが繰り返されて動作し、図 1 (b) のV (N4) に示すように、VDD-VSSの 振幅を有するパルスに電圧レベル変換され、図1 (b) のV (N4) に示すように、VDD-VSSの振幅をも つ波形のパルスに電圧レベル変換されることになる。

【0066】実施例2.図3は、本発明による液晶表示装置に形成される電圧レベル変換器VLCの他の実施例を示す回路図で、図1(a)と対応した図となっている。図1(a)と異なる構成は、出力端子と低電圧電源供給配線VSSとの間に容量CLを接続させていることにある。このようにした場合に、図1(a)の回路と比較して、その動作は定性的にはほぼ同じになる。

【0067】ここで、簡単のため、図1 (a) の回路の 動作説明における式 (9) のVINTをVDDに変え、 V (N4) をVSSに、また、式 (16) を、V (N 4) をVDDにする条件と仮定する。

【0068】まず、上式(9)は次式(20)に、

式 (16) は次式 (21) になる。

これらの式を負荷容量の式に変形する上式(20)、

[0069]

(21) は、それぞれ次式(22)、(23) になる。

【数22】 CL≦ {I (NMOS3; Vth (PMOS2)) × (t2-t1)} / (VDD-VSS) -C (N4) ...... (22)

【数23】  $CL \le \{I (PMOS3; Vth (PMOS1)) \times (t3-t2)\}$ 

)  $/ (VDD-VSS) - C (N4) \cdots (23)$ 

時間の式に変形すると、それぞれ次式(24)、(2 【0070】 5)となる。

【数24】  $(t2-t1) \ge \{C(N4) + CL\} \times (VDD-VSS)$ 

/ (NMOS3; Vth (PMOS2)) ...... (24)

【数25】  $(t3-t2) \ge \{C(N4) + CL\} \times (VDD-VSS)$ 

/ (PMOS3; Vth (PMOS1)) ...... (25)

電流の式に変形すると、それぞれ次式(26)、(2 【0071】 7)となる。

【数26】 I (NMOS3; Vth (PMOS2) ≧

 $\{C(N4) + CL\} \times (VDD - VSS) / (t2 - t1) \cdots (26)$ 

【数27】 I (PMOS3; Vth (PMOS1) ≧

 ${C (N4) + CL} \times (VDD - VSS) / (t 3 - t 2) \cdots (27)$ 

【0072】この場合、上式(20)から(27)において、右辺側を固定値と考えると、式(22)、(23)において負荷容量の値が、式(24)、(25)において最大周波数が、式(26)、(27)においてMOSトランジスタの電流値すなわちゲートの寸法が、それぞれ制限を受けることになる。このことは、負荷(容量)によって、本実施例の電圧レベル変換回路の定数を個々に設定、あるいは確認する煩わしさがともなうこと

になる。

【0073】図4(a)は、これに鑑みてなされた電圧レベル変換器VLCの他の実施例を示す回路図で、図4(b)は、その回路の各ノードにおけるパルス波形の模式図を示している。図4(a)は、図3に対応した図となっており、ノードN4を入力とするCMOSインバータと、このCMOSインバータの出力ノードN5に負荷容量CLを加えた構成となっている。

【0074】すなわち、まず、第1の端子が高電圧電源 供給配線VDDに接続されたp型のMOSトランジスタ PMOS4と、第2の端子が低電圧電源供給配線VSS に接続されたn型のMOSトランジスタNMOS4とが 備えられている。これらp型のMOSトランジスタPM OS4とn型のMOSトランジスタNMOS4のゲート 端子はp型のMOSトランジスタPMOS3の第2の端 子とn型のMOSトランジスタNMOS4の第1の端子 の接続点に接続されている。

【0075】そして、p型のMOSトランジスタPMO S4の第2の端子とn型のMOSトランジスタNMOS 4の第1の端子の接続点を出力端子として構成し、この 出力端子と低電圧電源供給配線VSSとの間には容量C Lが接続されている。上記回路の動作において、VI N、V (N2)、V (N3)、V (N4) の電圧時間変 動は実施例1で説明したとおりである。

【0076】そして、V(N4)はCMOSインバータ (PMOS4、NMOS4) の入力パルスとなり、ノー ドN5は図4(b)に示すような電圧時間変動となり、 パルスが負荷容量CLの充電電圧となる。この場合、こ の回路のディスチャージすべき負荷容量は、前記CMO Sインバータ (PMOS4、NMOS4) のゲート容 量、およびノードN4の配線容量等の寄生容量に限定さ れる。

【0077】これは、一般的には、負荷容量CLよりも 小さな負荷とでき、各要素の設計定数を現実的な値にす ることができる。さらに、たとえば実施例1の場合と比 較して同一の回路定数での用途範囲が広くなる効果も有 する。

【0078】実施例3. 図5は、レベル変換回路の他の 実施例を示す回路図を示す図で、図4(a)と対応した 図となっている。図4 (a) の場合と比較して異なる部 分は、p型のMOSトランジスタPMOS5およびn型 のMOSトランジスタNMOS5からなるCMOSをさ らに一段追加した構成とし、その出力端子と低電圧電源 供給配線VSSとの間に容量CLを接続させた構成とな

> 【数29】 V (N5) max=VDD ······· (29) 【数30】 V (N5) m i n = VSS ······· (30)

【0081】たとえばPMOS3、NMOS3の対と、 PMOS13、NMOS13の対の定数が同じとする と、より大きな有効ゲート(ピーク)電圧と、長い t e ffが得られるようになる。すなわち、より大きな負 荷、換言すれば、より駆動能力のあるCMOSインバー タ (PMOS14、NMOS14) を駆動できるように なり、さらに大きな負荷容量CLを駆動させることがで きる。

【0082】また、V(N6)、V(N7)がPMOS 13、NMOS13それぞれのしきい値を超えた時点 で、対になるトランジスタのON/OFFが完全に切り

っている。なお、図5においてC5はノードN5の配線 容量等の寄生容量を示す。ノードN6が出力端子を形成 している。このような構成からなる回路は負荷容量が大 きい場合に効果的となる。さらに、このような趣旨か ら、図6に示すように、p型のMOSトランジスタPM OS6およびn型のMOSトランジスタNMOS6から なるCMOSをさらに一段追加し、その出力端子と低電 圧電源供給配線VSSとの間に容量CLを接続させた構 成とするようにしてもよいことはもちろんである。な お、図6において、C6はノードN6の配線容量等の寄 生容量を示す。ノードN7が出力端子を形成している。 【0079】実施例4. 図7(a)は、本発明による液 晶表示装置の基板面に形成される電圧レベル変換器の他 の実施例を示す回路図である。同図(a)は、上述した 構成の電圧レベル変換器VLCを多段(2段)に接続し たものであり、具体的には、図1(a)に示した回路を 前段に、図4 (a) に示した回路を後段にし、それらの 回路の間にCMOS (PMOS4、NMOS4)を介在 させて接続したものである。ノードN9が出力端子を形 成している。図7(b)は、入力パルスVIN、上記回 路のノードN2ないしN8におけるそれぞれの電圧波形 V(N2)ないしV(N8)を示している。上記回路の 動作において、V(N5)までの信号波形は実施例2に 説明した内容と同じである。図7において、C11、C 12、C11S、C12Sは、図4 (a) における容量 C1、C2、C1S、C2Sに対応する。また、C8 は、ノードN8に形成される寄生容量を示す。

【0080】そして、V(N5)に対するN6およびN 7の各電圧V(N6)、V(N7)の時間変化は、図4 (a) におけるVINに対してのV(N2)、V(N 3) の反応と同様であるが、上式(1)、(2)、 (3)、(4)、(5)を満たす範囲で、通常、次式 (28) に示す関係があるのに対して、

【数28】 VIN《VDD ······· (28) 次式(29)、(30)が成立するので、

替わるので、通常のCMOSインバータよりも短い時間 遅れで、パルス信号を次段に送ることができるようにな

【0083】実施例5.上述した各実施例では、入力パ ルスVINの入力端子と高電圧電源供給配線VDDとの 間に、容量C1とn型のMOSトランジスタNMOS1 が直列接続されているが、このうちn型のMOSトラン ジスタNMOS1はダイオードの機能をもたせているも のである。このため、たとえば図1 (a) の回路の場合 を例にとると、図8(a)に示すように、n型のMOS トランジスタNMOS1を陰極を髙電圧電源供給配線V

DD側としたダイオードD1に置き換えることができる。

【0084】同様に、上述した各実施例では、入力パルスVINの入力端子と低電圧電源供給配線VSSとの間に、容量C2とp型のMOSトランジスタPMOS2が直列接続されているが、このうちn型のMOSトランジスタNMOS2はダイオードの機能をもたせているものである。このため、やはり図1(a)の回路の場合を例にとると、図8(b)に示すように、n型のMOSトランジスタNMOS2を陽極を低電圧電源供給配線VSS側としたダイオードD2に置き換えることができる。また、図8(c)に示すように、前記n型のMOSトランジスタNMOS1をダイオードD1に置き換えるとともに、n型のMOSトランジスタNMOS2をダイオードD2に置き換えるようにしてもよいことはもちろんである。

【0085】さらに、上述した実施例では、図8(d)に示すように、p型のMOSトランジスタPMOS1およびp型のMOSトランジスタPMOS2を、それぞれ抵抗R1とダイオードD3との直列接続体、および抵抗R2とダイオードD4との直列接続体に置き換えるようにしてもよい。この場合、p型のMOSトランジスタPMOS1およびp型のMOSトランジスタPMOS2のうちいずれか一方のみを抵抗R1とダイオードD1との直列接続体に置き換えるようにしてもよいことはいうまでもない。

【0086】また、たとえば図1(a)の回路において、NMOS2およびPMOS2のゲート端子は低電圧電源供給配線VSS側に接続されたものである。しかし、図9(a)に示すように、NMOS2およびPMOS2の低電圧電源供給配線VSS側に接続された端子と異なる他方の端子に接続させるようにしてもよい。同様に、たとえば図1(a)の回路において、NMOS1およびPMOS1のゲート端子は高電圧電源供給配線VDD側に接続された端子と異なる他方の端子側に接続されたものである。しかし、図9(b)に示すように、高電圧電源供給配線VDD側に接続させるようにしてもよい。さらに、図9(c)は、図9(a)に示した構成とい。さらに、図9(c)は、図9(a)に示した構成となっており、このようにしてもよいことはもちろんである。

【0087】実施例6.図10(a)は本発明による液晶表示装置に形成される電圧レベル変換器VLCの他の実施例を示す回路図である。同図(a)において、まず、入力パルスVINの入力端子にn型のMOSトランジスタNMOS1の第1の端子が、また、n型のMOSトランジスタNMOS2の第1の端子が接続されている。n型のMOSトランジスタNMOS1およびn型のMOSトランジスタNMOS2のそれぞれのゲート端子には一定のバイアス電圧VBIASが供給されるようになっている。

【0088】n型のMOSトランジスタNMOS1の第2の端子はn型のMOSトランジスタNMOS3のゲート端子および容量CBの第1の端子に接続されている。n型のMOSトランジスタNMOS3の第2の端子は高電圧電源供給配線VDDに接続され、また第1の端子は前記n型のMOSトランジスタNMOS2の第2の端子に接続されている。このn型のMOSトランジスタNMOS2の第2の端子とn型のMOSトランジスタNMOS3の第1の端子の接続点は、前記容量CBの第2の端子に接続されているとともに、出力端子(N2)を構成するようになっている。

【0089】なお、この図では、抵抗容量負荷として、出力端子(N2)とグランドとの間に負荷抵抗RLと負荷容量CLとの直列接続体が接続されている。なお、図中、破線で示された容量CSは、容量CB以外の他の容量、たとえばNMOS3のゲート容量、NMOS1のソース容量、あるいはノードN1における配線容量等を含めた寄生容量を示している。

【0090】図10(b)は、上記回路の動作を示すタイムチャートで、横軸に時間をとった各ノードの信号パルスを示した図である。まず、入力パルスVINは、その最大電圧をVH、最小電圧をVLとする。ここで、VHは最大電源電圧VDDの半分、すなわち、次式(31)に示す関係にあるものとし、VLは簡単のため接地レベル(GND)とする。

[0091]

【数31】 VH=VDD/2 ………(31) そして、バイアス電圧VBIASはVHと等しいものと し、次式(32)に示す関係にあるものとする。 【0092】

【数32】 VBIAS=VH=VDD/2······ (32)

また、各n型のMOSトランジスタNNMOS1~3の しきい値は等しいものとし、その値をVthとする。こ こでは、次式(33)の関係があるものとして以下説明 する。 【0093】

【数33】  $Vth = VH/3 = VDD/6 \cdots (33)$ 

時間 t 1 で、入力パルスVINのレベルがLowレベル (以下、'L'と称す) からHighレベル(以下、' H'と称す) に変化すると、NMOS1を通って、ノー ドN1の電圧VN1は、次式 (34) に示す値にまで上 昇する。

[0094]

【数34】 VN1=VH-Vth…… (34) この際、同時に、NMOS3もON状態にあるので、ノ ードN2の電圧VN2も上式 (34) に示される電圧に 向かって上昇を始める。

【0095】この時、ノードN2は、負荷抵抗RL、ノードN3、負荷容量CLとからなる負荷回路と接続され

ているので、ノード2の電圧上昇はノードN1よりも遅いものと仮定する。また、ノードN1の電圧VN1がVH-Vthとなり、NMOS1がカットオフされた際のノードN2の電圧をVN20とし、次式(35)の条件が満たされているものとする。

[0096]

[数35]  $VN1-VN20=VH-Vth-VN20=Vth+\alpha$ 

..... (35)

この時、NMOS3は、そのゲート電圧がVN1で、ドレイン電圧がVDD、ソース電圧がVN20であるから、ON状態となる。

この際、先にカットオフされてフローティングノードとなっているノードN1は容量CBを介してノードN2と容量結合されているので、N2の電圧上昇にともない電圧VN1が上昇する。

【0098】ノード2の電圧VN2がVH-Vthの電位になった時点でのノードN1の電圧VN11は、ほぼ、次式(36)で与えられ、

【数36】  $VN11=VH-Vth+(Vth+\alpha)\times CB/(CB+CS)$ 

..... (36)

ここで、次式 (37) が満たされていればNMOS3は ON状態を維持する。 [0099]

【数37】  $VN11-(VH-Vth)=(Vth+\alpha)\times CB/(CB+C$ 

S) =  $V t h + \beta$  ······· (37)

このため、NMOS3を通じて、電源電圧から電流の流れ込みがつづき、ノードN2の電圧は上昇を続ける。そして、VN2=VH-Vth以降の電圧上昇分を $\Delta V$ と

すると、この際のノードN1の電圧VN1Δは次式 (38) で示され、

[0100]

【数38】  $VN1\Delta = VN11+\Delta V \times CB/(CB+CS)$ 

 $= VH - V t h + (V t h + \alpha + \Delta V) \times CB / (CB + CS)$ 

..... (38)

この式(38)からノードN2の電圧VN2=VH-V th+ $\Delta$ Vを引いた値VN1 $\Delta$ -VN2が次式(39) に示す条件を満たしている範囲では、NMOS3はON 状態を維持することになる。

[0101]

【数39】  $VN1\Delta-VN2=(Vth+\alpha+\Delta V)\times CB/(CB+CS)$ 

 $-\Delta V > V t h \cdots (3.9)$ 

この式(39)において、次式(40)に示すように、

【数40】 △V=VDD-(VH-Vth) ······ (40)

と置き換えた次式(41)が満たされるならば、

【数41】  $(Vth+\alpha+VDD-(VH-Vth))$ 

 $\times CB/(CB+CS) - (VDD-(VH-Vth)) > Vth \cdots (41)$ 

ノードN2の電圧VN2はVDDの電圧まで上昇することになる。

【0102】このノードN2の電圧上昇が、ノードN1 よりも遅いことが、本実施例の回路の本質であり、換言 すれば、このような動作となるように回路定数、特に、 各トランジスタのサイズ、並びに結合容量CBを設定する必要がある。

【0103】上述した説明では、しきい値電圧Vthは 常時一定として説明をしたが、基板効果等により、各電 圧の変動に対するしきい値電圧の変化を無視できない場 合等は、その折々でのVthを用いる必要がある。

【0104】時間 t 2で、入力パルスVINの電圧レベルが、H、から、L、に変化すると、入力パルスVINの電圧は、NMOS1とNMOS2のソース電位となり、この際、2つのトランジスタNMOS1とNMOS2とのゲート電圧はいずれもVBIASであるから、各トランジスタはいずれもON状態となり、ノードN1に蓄えられた電荷はNMOS1を通って入力パルスVINの入力端子側にディスチャージされる。

【0105】先の説明から、ノードN1に蓄えられた電荷のディスチャージは速いので、このディスチャージによりNMOS3はOFF状態となり、VDDからの電荷供給(電流)は止まる。ノードN2、N3に蓄えられた電荷は、NMOS2を通って入力パルスVINの入力端子側にディスチャージされ、ノードN1、N2、N3における電位VN1、VN2、VN3はいずれもVL(=GND)となり、以下同様の動作が繰り返される。

【0106】実施例7.図11(a)は、本発明による 液晶表示装置に形成される電圧レベル変換器VLCの他 の実施例を示す回路図で、図10(a)に対応した図と なっている。図10(a)の場合と比較して異なる構成 は、n型のMOSトランジスタNMOS2のゲート端子 には一定電圧VBIASではなく、入力パルスVINと 逆相の関係にあるパルスVINinvertが入力され る構成となっていることにある。上記では、逆相を示す際、VINの後にinvertを付けているが、本明細 書では、文字上に横線を記載することで示す場合もある。

【0107】以下、上述した回路の動作を図11(b)を用いて説明する。時間 t 1 で、入力パルスV I Nが'L'から'H'に変化し、NMOS 1を通してノードN1の電圧VN1は次式(42)に示す値まで上昇する。 【0108】

【数42】 VN1=VH-Vth ………(42) NMOS2のゲートには逆相のVINinvertが入力されているので、この時、NMOS2はOFF状態となり、NMOS2を通してのノードN2の電圧上昇は起こらない。そして、次式(43)が満たされていれば、NMOS3はON状態となり、ノードN2の電圧は上昇し始める。

[0109]

【数43】 VN1=VH-Vth ………(43) 簡単のため、VN1が上式(43)で与えられる電圧に なるまでのNMOS3を通じてのノードN2の電圧上昇 を無視し、以降のVN2の電圧上昇分を $\Delta$ Vとすると、 この際のノードN1の電圧VN1 $\Delta$ は、次式(44)と なる。

[0110]

..... (44)

この式 (44) からノードN2の電圧VN2= $\Delta$ Vを引いた値VN1 $\Delta$ -VN2が次式 (45) の条件を満たしている範囲では、NMOS3はON状態を維持すること

になる。 【0111】

【数45】  $VN1\Delta-VN2=VH-Vth+\Delta V\times CB/(CB+CS)$ 

 $-\Delta V > V t h \cdots (4.5)$ 

 $-VDD>Vth \cdots (47)$ 

この式 (45) において、次式 (46) による置き換え を行う、

【数 4 6 】 ΔV=VDD ······· (4 6)

これにより得られる次式(47)が満たされるならば、 VN2はVDDの電圧まで上昇することになる。

【数47】 VH-Vth+VDD×CB/(CB+CS)

その後の動作は実施例6に示した動作と同様であり、図 11(b)に示すように、電圧レベル変換されたパルス が得られる。また、図11(a)に示す本実施形態で は、図11(c)の如く、NMOS2のソース端子をV SSとすることも可能である。

【0112】実施例8. 図12 (a) は本発明による液晶表示装置に形成される電圧レベル変換器VLCの他の実施例を示す図で、図10 (a) および図11 (a) に対応した図となっている。図10 (a) および図11

(a) の構成と異なる部分は、n型のMOSトランジス

タNMOS1のゲート端子を一定電圧VBIASへの直接の接続に代えて抵抗RSPを介しての接続とし、さらに、n型のMOSトランジスタNMOS1のゲート端子は入力パルスVINの入力端子と容量CSPによって容量結合されている構成となっている。

【0113】以下、上述した回路の動作を図12(b)を用いて説明する。時間 t1で、入力パルスVINが、L'から'H'へ変化したとき、この電圧変化が容量CPSによってノードN4に伝わる。この時、ノードN4すなわちNMOS1のゲートの変化電圧が、概ね、次式

(48) で与えられる。

[0114]

【数48】 △V=VH×CSP/(CSP+CS4) ······· (48)

ここで、CS4はノードN4に形成されている容量から 前記容量CSPを除いた寄生容量分を表している。この ため、ノードN4の電圧VN4は次式(49)となる。 [0115]

【数49】 VN4=VBIAS+∆V ······· (49)

この後、VBIASより高い電圧分の電荷は抵抗RSP を通じてバイアス電圧VBIAS側にディスチャージさ れるが、その際の時定数は、概ね、次式(50)のよう

になる。

[0116]

【数50】  $\tau = RSP \times (CSP + CS4)$  ······· (50)

NMOS1がON状態となり、ノードN1の電圧VN1 が上昇し、次式(51)の値となったところで、NMO S1はカットオフされてOFF状態となる。

[0117]

【数51】 VN4-VN1=Vth ······· (51) ノードN1の電圧VN1が上式(51)の条件を満たす までの時間をtcgとすると、この時のノードN4の電 圧VN4は概ね次式(52)で与えられる。

【数52】  $VN4 = VBIAS + \Delta V \times exp(-tcg/t)$ 

..... (52)

【0118】いずれにせよ、VN4>VBIASなの で、上式(52)の値になるまでのNMOS1のゲート 電圧はVBIAS=1/2VDDとしても、実施例7に 説明した場合よりも電流量が多い(ON抵抗が小さい) ため、ノードN1にチャージされる電荷が多く、したが って、ノードN2の電圧VN2の電圧は実施例7に説明 した式(42)のVN1よりも高くなる。さらに、上式 (52) で与えられるVN4が、次式(53) を満たす ように、CSP、RSPを設定すればVN1=VHとす ることもできる。

[0119]

【数53】 VN4=VBIAS+ΔV×exp (-tcg/τ) ≧Vth

..... (53)

簡単のため、VH1=VHが満たされる条件で、かつt cgまでのNMOS3の電流によるノードN2の電圧上 昇が無視できると仮定すると、その後は、NMOS3を 通じてのノードN2へのチャージによるVN2の上昇分

ΔVN2により、次式 (54) となり、実施例7で説明 した式(44)と比較してVth分だけ電圧が高くな る。

[0120]

【数54】 VN1=VH+∆VN2×CB/(CB+CS) ······· (54)

これは、NMOS3のゲート電圧が実施例7のそれより 高いことを意味し、結果として、NMOS3を通じてノ ードN2をチャージする電流が多くなるため、VN2の 上昇速度が上がることを意味する。したがって、より短 時間でレベル変換できることになり、より高速のパルス に対応できることになる。

【0121】実施例9. 図13 (a) は本発明による液 晶表示装置に形成される電圧レベル変換器の他の実施例 を示す回路図である。同図(a)は、図11(a)に示 す回路を2段に接続させ、前段のn型のMOSトランジ スタNMOS1に対応する、後段のトランジスタ(図1 3 (a) ではn型のMOSトランジスタNMOS4) の ゲート端子を高電圧電源供給配線VDD側に接続させた 構成となっている。ここで、CB1とCB2とは、図1 1 (a) のCBに対応し、CS1とCS2とは、ノード N1とN2との寄生容量である。このように構成された 電圧レベル変換器は、出力MOS(n型のMOSトラン ジスタNMOS6)の実効ON抵抗を下げ、負荷回路充 電速度を向上させることができるようになる。

【0122】図13(b)は上述した回路の動作を示す タイミングチャートを示し、また、図13(c)はノー ドN1、N2の電位変化を示し、図13(d)はノード N3、N4の電位変化を示している。時間 t Aで入力パ ルスVINが'L'から'H'になると、ノードN1が 充電され始め、電位が上昇する。これによりノードN1 の電圧VN1がNMOS3のVthまで上昇すると、N MOS3がON状態になり、ノードN2の電位VN2が 上昇しはじめる。

[0.123] NMOS1dVN1=VBIAS-Vthでターンオフし、入力パルスVINの入力端子との電気 的接続が遮断される。この際のノードN2の電位VN2 の電位をV1とする。上述の説明と同様、ΔV1=VB

IAS-Vth-V1とし、ΔV1>Vthならば、N MOS3はON状態を維持し、次式(55)が満たされ

るなら、VN2はVDDまで上昇する。 【0124】

【数55】 VBIAS-Vth+(VDD-V1)×(CB1/(CB1

 $+CS1)) -VDD \ge Vth$  ...... (55)

この時の上昇速度に関する時定数は、概ね、次式 (56) で与えられる。

[0125]

【数56】  $\tau$  (t) =RON(t) (NMOS3) × (CB2+CS2)

..... (56)

但し、RON(t)(NMOS3)は、NMOS3のオン抵抗を示す。ここで、時定数τは、NMOS3の実効電流値、すなわちそのオン抵抗RONが時間とともに変化するので、時間の関数となる。時間 t 2 におけるNM

OS3の電流 I d s は、概ね、次式 (57) で与えられる。

[0126]

【数57】 Ids=A× ( $\Delta$ V1-Vth) × ( $\Delta$ V1-Vth)

..... (57)

【0127】本実施例では、初段(NMOS1からNMOS3)で入力パルスの'H'をVDDで上昇させて、 次段(NMOS4からNMOS6)までの入力にしている。NMOS4のゲートはVDDに接続されている。このため、NMOS4のターンオフ電圧はVDD-Vthになる。NMOS6のソースは本回路の出力であり、負荷回路が接続されているため、初期の電位上昇は遅くなる。したがって、図13(d)に示す $\Delta$ V2は $\Delta$ V1よりも大きくなるよう設定することが容易である。このため、RONが小さくなり、ノードN4における電位VN4の上昇速度が速くなる。

【0128】実施例10. 図14 (a) は本発明による 液晶表示装置に形成される電圧レベル変換器の他の実施 例を示す図で、図13(a) に対応した図となってい る。図13(a)の場合と異なる部分は、n型のMOS トランジスタNMOS2のゲート端子と第2の端子との 間に容量CPを介在させている構成となっている。この 結合容量CPにより入力パルスVINが'H'から' L'に変化するとき、ノードN2の電圧VN2は減少す る。すなわち、NMOS3がON状態になったときのV N2はVINの'L'よりも低いので、ノードN1にお ける電位VN1がXBIAS-Vthになり、NMOS 1 がターンオフするときのVN2は実施例9の場合より も低くなる。したがって、ΔV1は実施例9の場合より 大きくなり、結果としてVN2およびノードN4におけ る電位VN4の上昇速度が速くなり、立ち上がり時間が 速くなる。このため、より髙周波のパルスの電圧レベル

変換を得ることができる。なお、図14(b)は上述した回路の動作を示すタイミングチャートを示し、また、図14(c)はノードN1、N2の電位変化を示し、図14(d)はノードN3、N4の電位変化を示している。

【0129】実施例11. 図15 (a) は本発明による 液晶表示装置に形成される電圧レベル変換器の他の実施 例を示す図で、図14 (a) に対応した図となってい る。図14(a)の場合と異なる構成は、n型のMOS トランジスタNMOS1のゲート端子にも入力パルスV I Nを供給し、更にn型MOSトランジスタNMOS7 を付加し、その第2端子をNMOS1の第2の端子と容 量CB1の第1の端子との接続点に接続し、一方、その 第1の端子を入力パルスVIN用入力端子に接続し、ま たそのゲート端子に入力パルスVINを反転したVIN invertが入力されている。このように構成した場 合、実施例10に示した電圧レベル変換器と同様の効果 が得られるとともに、実施例10に示した制御バイアス VBIASを用いなくて済むようになる。なお、図15 (b) は、上述の回路の動作を示すタイミングチャート を示し、また、図15 (c) はノードN1、N2の電位 変化を詳細に示し、図15(d)はノードN3とN4の 電位変化を示している。

【0130】実施例6以降のものにあっては、回路を構成する薄膜トランジスタTFTは全てn型として説明したものである。しかし、p型であってもよいことはいうまでもない。電圧の高低を逆にすることによって電圧レベル変換器として機能するとともに同様の効果を奏するからである。また、VINinvertが入力される実施例7以降のものに関しては、図11(c)に示す如く、NMOS2或いはNMOS5のソース端子をVSSに接続することも可能である。また、上述した実施例では、各電圧レベル変換器を構成するトランジスタはその

ゲート絶縁膜がたとえばSiО₂等からなるMOSトランジスタを用いたものである。しかし、ゲート絶縁膜をたとえばSiN等の絶縁膜からなるMISトランジスタであってもよいことはいうまでもない。なお、上記では、表示装置のうち、液晶表示装置を中心に記載してきたが、本発明は、液晶表示装置以外、有機EL等、アモルファスシリコンよりも電荷の移動度の高いポリシリコンや単結晶シリコンに近いシリコンによって周辺回路の薄膜トランジスタやダイオード等の素子が形成された表示装置全般に応用できることは言うまでもない。

### [0131]

【発明の効果】以上説明したことから明らかなように、本発明による表示装置によれば、貫通電流が充分に抑制された電圧レベル変換器を備えたものを得ることができる。

# 【図面の簡単な説明】

【図1】本発明による表示装置に形成される電圧レベル 変換器の一実施例を示す回路図とそのタイムチャートで ある。

【図2】本発明による表示装置の一実施例の全体の構成 を示す等価回路図である。

【図3】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図である。

【図4】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図とそのタイムチャート である。

【図5】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図である。

【図6】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図である。

【図7】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図とそのタイムチャート である。

【図8】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図である。

【図9】本発明による表示装置に形成される電圧レベル 変換器の他の実施例を示す回路図である。

【図10】本発明による表示装置に形成される電圧レベル変換器の他の実施例を示す回路図とそのタイムチャートである。

【図11】本発明による表示装置に形成される電圧レベル変換器の他の実施例を示す回路図とそのタイムチャートである。

【図12】本発明による表示装置に形成される電圧レベル変換器の他の実施例を示す回路図とそのタイムチャートである。

【図13】本発明による表示装置に形成される電圧レベル変換器の他の実施例を示す回路図とそのタイムチャートである。

【図14】本発明による表示装置に形成される電圧レベル変換器の他の実施例を示す回路図とそのタイムチャートである

【図15】本発明による表示装置に形成される電圧レベル変換器の他の実施例を示す回路図とそのタイムチャートである

【図16】従来による一般的な電圧レベル変換器の一例 を示した回路図である。

【図17】従来による一般的な電圧レベル変換器の他の 例を示した回路図である。


### 【符号の説明】

NMOS…n型のMOSトランジスタ、PMOS…n型のMOSトランジタ、VLC…電圧レベル変換器、GL …ゲート信号線、DL…ドレイン信号線、SUB1…透明基板、TFT…薄膜トランジスタ、PX…画素電極。

【図 5 】

図 3

【図3】






図 5

【図1】

図1 (a)






図1 (b)





【図2】


図 2




【図9】







【図17】



【図4】

VINO NAMOSI PIMOSI PIMO

【図10】








図4(b)







【図16】







【図7】







【図11】









[図8]





【図15】



# フロントページの続き

(51) Int. Cl. 7

識別記号

FI

テーマコード(参考)

H 0 3 K 17/687

19/0185

H O 3 K 19/00 17/687 101D

F

(72)発明者 佐藤 秀夫

千葉県茂原市早野3300番地 株式会社日立

製作所ディスプレイグループ内

(72)発明者 佐藤 友彦

千葉県茂原市早野3300番地 株式会社日立

製作所ディスプレイグループ内

(72) 発明者 槙 正博

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

Fターム(参考) 2H093 NA16 NC05 NC34 NC62 ND60

5C006 BB16 BC20 BF34 BF46 EB05

FA47

5C080 AA10 BB05 DD25 DD26 FF11

JJ02 JJ03 JJ04

5J055 AX27 BX16 CX30 DX22 EX07

EY10 EY21 EZ20 FX12 FX27

GXO1

5J056 AA05 AA32 BB19 CC21 DD13

DD29 DD51 DD52 DD55 EE11

FF08